PAT-NO:

JP358060559A

DOCUMENT-IDENTIFIER:

JP 580,60559 A

TITLE:

MULTICHIP PACKAGE

PUBN-DATE:

April 11, 1983

INVENTOR-INFORMATION:

NAME

YOSHIHARA, KUNIO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP56158226

APPL-DATE:

October 6, 1981

INT-CL (IPC): H01L021/82, H01L027/04

US-CL-CURRENT: 257/E21.602, 361/683

## ABSTRACT:

PURPOSE: To obtain a multichip package whose internal connections are switchable electrically, while unnecessitating the replacement thereof, by a method wherein input-output signal lines selecting a plurality of electronic function elements of the same kind are switched to each other or to a specified element.

CONSTITUTION: Address data lines which are common input-output lines for signal lines other than a chip enable CE being a signal line for selection of

memory cells M<SB>1</SB>&sim;M<SB>n</SB>, are connected commonly, while CE alone is decoded for selecting each memory cell. M<SB>0</SB> is an extra redundant memory cell for constituting this memory module, and address lines A<SB>o</SB>&sim;A<SB>i</SB>, data lines D<SB>1</SB>&sim; D<SB>j</SB>, a write enable WE, and an output enable OE are connected commonly with remaining memory cells M<SB>1</SB>&sim; M<SB>n</SB>, while only the chip enable CE, which is a redundant memory cell, is made switchable to any one of CEs M<SB>1</SB>&sim;M<SB>n</SB>. Thereby any faulty chip can be switched electrically with ease. A pad SW for switching is usually connected to C<SB>0</SB> and led outside as CE<SB>0</SB>, whereby the operation of the redundant memory M<SB>0</SB> can be checked.

COPYRIGHT: (C) 1983, JPO&Japio

機械的衝撃などによって正常なが分を不良にしてしまう確率も高い。また、A/D 又は D/A コンパータなどのアナログ素子では、一般に、アナログ素子では、一般に、アナログ素子を複数値を表した配標を対した配標を対した配標を存在では、そのアナログ素子を複数値では、そのアナログ素子が動作可能であるにもかかわらず、直接性の世界を得ない割合は、求める直接性によっては、非常に大きなものとなる。位って、実装後の性能と価格は、実装的の素子の性能分布によって裏実上制わされている。

本発明の目的は、上配の技術の欠点を除去し、 電子的機能素子の交換を不要にする。電気的に内 部接続切着と可能なマルテ・テップ・パッケージ を提供することにある。

本発明は、配着基板上に実装されている同一種 類で複数の電子的機能素子を選択する入出力信号 種を相互に、若しくは特定の電子的機能素子と切 替えることを特徴としたマルテ・チップ・パッケージである。

るのみならず、配離帯板上のすべてのメモリネ子の電子的機能をテストした後、そのテストデータにもとづきパッケージ全体の価値が最も高くなるようメモリネ子の切替えができる。尚第1回にかいて、Dはアドレスデコーダ。DI/Oはデコーダ入出力級である。

本発明の他の一具体例として鴻2図に示す。ディジョル入力ラッチ型 D / Aコンパータボ子を複数 個 D / A1 ~ D / An、同一配額基板上に実装し、ディジョル入力 D I1 ~ DI ] 及びストローブ信号 8 を共通に始額する。かのかのの D / A コンパータ素子を選択するチップ・セレクト CS は相互に切りません。かのかのの D / A コンパータ素子のアナログ出る。配額基本れている。この方法により、配額を板上のすべての D / A コンパータ素子は、その直線性の値によって任意のチャンネルへ割付けるとができる。

4. 図面の簡単な説明

一つの具体例において、本晃明は第1日に示す ように同一に接続されるべきアドレス離 Ao~Ai. データ線をもつ n 朝の電子的機能電子であるとと ろのメモリー素子 M<sub>1</sub>~M<sub>n</sub> で構成されたメモリモジ ュールに用いられる。とのメモリモジュールでは、 メモリオ子 Mi~Maの選択用信号線であるチップィ キーブル CE 以外の共通の入出力線であるアドレ ス・データ各様は共通に勧譲し、 CE のみをデコ ドして各メモリー電子を選択している。 Moはこの メモリモジュールを構成するには余分の冗長メモ リネ子であり、アドレス値 Ao~Ai ,データ線 Di~ Di. ライトネーブル WE . アウトプットネーブル OBを残りのメモリ常子 Mi ~Mn と共通に接続し、 冗長メモリ常子のチップイネーブル CB のみを、 Mi~MnのCEの任意の一つと切替えられるように することにより、 容易に不良チップの 電気的 切着 えが可能となる。通常は勿響え用パッド SWをCo に接続し、 CEo として外部へ取出しておくことに より、冗長メモリ素子 Mo の動作確認を行なりこと ができる。つまり、単に不良メモリポ子を除去す

第1 図は本発明の一実施例を説明するためのマルチ・チップ・パッケージの平面図、第2 図は本発明の他の実施例を説明するためのマルチ・チップ・パッケージの平面図である。

D:アドレスデコーダ、 Ao〜Ai:アドレス種、Di〜Dj:データ機、 WE:ライトネーブル、 Mi〜Mn:メモリホ子、 Mo: 冗長メモリホ子、 OE: アウトブットイネーブル。

代理人 弁理士 即 近 憲 佑 (ほか1名)